Struttura del microcomputer interno alla FPGA

Condividi

L'intero sistema di elaborazione dei dati è contenuto all'interno della FPGA ed è basato su una CPU RISC a 32 bit, denominata Microblaze, fornita da Xilinx come “soft core” riconfigurabile secondo le esigenze dell'utente a cui poter connettere sia delle periferiche standard, offerte dal costruttore (memorie, timer, UART, porte parallele di I/O, interrupt controller, …), sia delle periferiche progettate ad hoc in funzione dei sensori specifici.

Il sistema di elaborazione, assume così la seguente architettura logica.

 

Per Catania abbiamo deciso di attrezzare Nessie con i seguenti sensori:

  • sensore di luminosità inferiore, per l'inseguimento della traccia;
  • sensore di colore, per identificare condizioni di riflessione diverse ed eventuali vittime di colore diverso dallo sfondo
  • sensore a ultrasuoni, per l'identificazione degli ostacoli e della vittima;
  • sensore “tilting”, per l'identificazione della rampa e del suo completamento.

Gli attuatori da noi controllati sono quattro:

  • due motori in corrente continua per l'avanzamento del robot;
  • un motore in corrente continua per il sollevamento e il deposito della vittima;
  • un servo motore per l'apertura e la chiusura delle pinza.